Codasip采用Imperas技术来强化其RISC-V处理器验证优势

　　RISC-V验证解决方案的领导者Imperas Software Ltd.和领先的定制化RISC-V处理器半导体知识产权(IP)内核供应商Codasip日前联合宣布：Codasip已为其IP设计引入了Imperas参考设计和Imperas DV解决方案。Codasip已在处理器验证方面进行了巨大的投入，以提供业界最高质量的RISC-V处理器。

nload="javascript:if(this.width>500)this.width=500">

　　Codasip在其DV测试平台中集成了Imperas黄金参考模型，以确保实现高效的验证流程并能够适应多样化且灵活的功能和选择项，同时可在未来内核产品的整个路线图上进行扩展，以实现对功能质量的严格保障。

　　RISC-V是一种模块化架构，它可提供由许多不同基本指令、标准可选扩展项和自定义指令构成的组合，这引起了业界对RISC-V实现方法和碎片化风险的担忧。Codasip的内部测试已经采用了一个内部的具有精确指令的模型、多个直接和随机测试源(可由内部和外部提供)，以及多种不同的技术来检查和确保处理器的符合性。Imperas的可配置参考模型已经经过了全面的测试，并能实现所有的配置选项，来支持这种综合解决方案。

　　位于法国索菲亚科技园(Sophia-Antipolis)的Codasip工程团队已专精于处理器领域多年，非常了解不断演进的RISC-V规范所带来的挑战、完整的Codasip处理器IP产品组合、各种扩展选项和可配置功能、以及未来路线图计划等。Imperas解决方案被业界认为是支持可运营工作负载和规模要求的理想选择。Codasip工程团队围绕Imperas RISC-V参考模型设置了基础架构和测试框架，以有效地测试所有配置，并能够接纳路线图上的新功能。

　　Codasip验证总监Philippe Luc表示：“Imperas在RISC-V仿真技术和处理器验证方面是行业先驱。虽然处理器验证并不是一个新问题，但问题是市场上众多RISC-V供应商带来了各自的定制化方案和不同的验证等级或一致性方案，从而使客户自然而然地对RISC-V的质量和碎片化问题都产生了担忧。Codasip团队对自己严格的验证方法感到非常自豪，通过将Imperas的参考设计和解决方案纳入到我们质量流程中并成为其中一个重要组成部分，则进一步扩大了我们的差异化优势。Imperas的独立性、声誉和技术实力让我们的客户更加放心，因为我们的组合能够提供业内最佳的RISC-V处理器。”

　　Imperas Software Ltd首席执行官Simon Davidmann补充道：“Codasip为RISC-V市场提供了一系列处理器解决方案，它们可以帮助各种应用去优化性能。该处理器IP的设计验证是Codasip在向下一代IP发展时，继续提供最高质量处理器的基础。每项附加的、可选的功能都会使验证工作量增加一倍。Imperas提供的解决之道是通过使用仿真将持续集成/持续开发工作应用到一个复杂的处理器DV环境中，从而支持Codasip的开发，并在不影响可选功能的情况下提供效率优势。Imperas和Codasip有一个共同的愿景，即提高RISC-V的质量是其成功的关键。”

　　供货

　　用于Codasip的Imperas RISC-V参考模型现在已可向客户和合作伙伴供货，用于其软件开发并作为其虚拟平台的基础。

　　RISC-V峰会和设计自动化大会(DAC)两大行业活动将于2021年12月6日至8日在加利福尼亚州旧金山同场举行。Imperas是2021 RISC-V峰会的钻石赞助商，如希望了解有关主题演讲内容、安排会谈和申请演示，请访问此链接。