可视化的片上网络(NoC)性能分析-技术交流-资讯-智能装备网

　　1. 概述

　　Achronix 最新基于台积电(TSMC)的7nm FinFET工艺的Speedster7t FPGA器件包含了革命性的新型二维片上网络(2D NoC)。2D NoC如同在FPGA可编程逻辑结构上运行的高速公路网络一样，为FPGA外部高速接口和内部可编程逻辑的数据传输提供了超高带宽。

　　如图1所示。

图1 Speedster 7t FPGA结构图

　　2. 2D NoC给Speedster 7t FPGA带来的优势

　　日益增长的数据加速需求对硬件平台提出了越来越高的要求，FPGA作为一种可编程可定制化的高性能硬件发挥着越来越重要的作用。近年来高端FPGA用了越来越多的Hard IP去提升FPGA外围的数据传输带宽以及存储器带宽。但是在逻辑阵列密度不断提升的同时，通信性能的提升并没有那么明显，所以FPGA内部数据的交换越来越成为数据传输的瓶颈。

　　Achronix将此挑战视为一个开发全新架构的机会，以消除传统FPGA的设计挑战并提高系统性能。Achronix的解决方案是在传统FPGA布线结构之上，创新地使用了革命性的二维(2D)高速片上网络(NoC)。Speedster7t NoC连接到所有片上高速接口：400G以太网、PCIe Gen5、GDDR6和DDR4 / 5的多个端口。

　　3. 2D NoC的性能

　　Speedster 7t FPGA上的二维片上网络(2D NoC)不是由可编程逻辑搭建，而是固化的ASIC逻辑实现，固定运行频率为2GHz，NoC使用一系列高速的行和列网络通路在整个FPGA内部分发数据，从而在整个FPGA结构中以水平和垂直方式分发数据流量。NoC中的每一行或每一列都有两个256位的、单向的、行业标准的AXI通道，可以在每个方向上以512 Gbps(256bit x 2GHz)的传输带宽运行。总带宽高达27Tbps。

图2 Speedster 7t FPGA NoC 和接入点NAP

　　在Speedster 7t的二维片上网络中，每个交叉节点都有两个网络接入点(NAP)，如图2所示，一个是master，一个是slave。整个器件总共有160个这样的接入点，这样可以保证无论逻辑放置在器件的任何地方，工具都能找到最近的NAP，使之走上二维片上网络。数据在二维片上网络上传输也会有延迟，数据没经过一个网格的长度，延时会增加2~3个时钟周期，也就是1~1.5ns(时钟固定为2GHz，所以一个周期为0.5ns)。

　　由此可见，二维片上网络给高端FPGA带了巨大的性能优势，但是如何高效的利用这种优势给自己的应用带来实质性的性能提升至关重要。

　　4. 如何更高效地规划2D NoC的性能—可视化的NoC性能分析

　　Achronix在新版ACE工具中提供一个可视化的NoC性能分析工具，只用导入simulation的log文件就可以直观的看到在不同的时间片，NoC上面的带宽占用情况，以便于设计者能更好地规划NAP的位置，均衡NoC的带宽利用，使其工作地更为高效。

　　工具使用起来非常简单，在ACE工具中点击图标，就可以进入NoC Performance View的页面，在这个页面中点击Browse，导入仿真的log文件。